

J-PARC リニアック クライストロン高圧電源停止頻度の改善 IMPROVEMENT FOR THE TRIP RATE OF KLYSTRON HIGH-VOLTAGE POWER SUPPLIES IN J-PARC LINAC

堀利彦^{#, A)}, 佐藤文明^{A)}, 篠崎信一^{A)}, 千代悦司^{A)}, 小栗英知^{A)}, ニツ川健太^{B)}, 福井祐治^{B)}
Toshihiko Hori^{#, A)}, Fumiaki Sato^{A)}, Shin-ichi Shinozaki^{A)}, Etsuji Chishiro^{A)}, Hidetomo Oguri^{A)},
Kenta Futatsukawa^{B)}, Yuji Fukui^{B)}

^{A)} J-PARC Center, Japan Atomic Energy Agency

^{B)} J-PARC Center, High Energy Accelerator Research Organization

Abstract

The number of faults of high voltage power supplies for 324MHz-klystron has been increased since summer maintenance in 2012. Investigating the causes of its faults, it was found that the primary one is anode discharge of klystrons. Electro-magnetic and radiation noises were arisen from anode discharge and they strongly influenced with the disoperation of NIM components such as trigger fanout modules generating trigger pulses both 150kV-semiconductor switch and sample hold modules. This report describes the causes of break down for HVDC power supplies and the noise measure of trigger fanout module.

1. はじめに

2012 年夏期メンテナンス以降のビーム利用運転において、324MHz クライストロン用直流高圧電源の停止頻度が高くなり、加速器の稼働率を低下させていた。電源停止時の過渡的な各部波形を解析したところ、アノード短絡がこの一次的要因であることがわかった。アノード短絡時の電磁・輻射ノイズによって、制御・計測用 NIM モジュールの複数台が誤動作し、電源は正常動作しているにも関わらずインターロックを発報していた。今回の報告では、インターロック発報の原因調査とその結果及び、トリガー分配用 NIM モジュールのノイズ対策など電源停止頻度改善に向けた取り組みを報告する。

2. 大電力高周波源機器とタイミング構成

J-PARC リニアックの主な大電力 RF 源は、総数 20 本の 324MHz クライストロン (Toshiba, M アノード付 3 極管)、6 台の直流高圧電源 (HITACHI, 定格: 110kV/6.3A) 並びに、パルス繰り返し: 25pps, パルス幅: 700 μ s にクライストロンを変調する M-アノード変調器 (日新パルス電子, 150kV 半導体スイッチ内蔵) が 20 台で構成されている。電源とクライストロンの基本構成は 1:4 であり、個別のクライストロンでインターロックが発報した場合でも高圧電源は停止する。Figure1 に中央制御室 (CCR) から送信された大電力機器用タイミング信号のフローを示す。CCR からのタイミングパルスは、制御グループ管理のトリガー受信モジュールで変調器を駆動する ON、OFF トリガー信号などを生成する。この信号はクライストロン制御盤の NIM モジュール内に実装されているトリガー分配用モジュール (T.F.M) で波形整形された後、光ファイバケー

ブルで変調器へ伝送される。万が一 OFF トリガーを受信出来なかった場合を考量し、変調器は ON トリガー受信時に 1ms パルス幅のアンサーバック信号を返す。これにより、クライストロンは 1ms 以上のパルス長で変調されないよう保護されている。これに加え T.F.M の ON トリガー信号は、M-アノード電圧波形 (パルス) などのアナログ波形サンプルホールド (S/H) モジュールの基準信号として用いられる。このタイミングからの Delay 時間 (380 μ s, 1ms) 経過後の計測値が DC 化され、PLC の ADC 入力となる。この値はタッチパネルの「メータ値」として表示されると共に「上下限設定値」を外れた時には PLC の CPU が「異常」と判断し電源を停止する。なお、高圧電源側 S/H モジュールへのタイミングトリガーは各電源の最上流セクションの T.F.M から送信される。




Figure 1: The simplified diagram of both timing and monitor modules.

3. 電源停止状況とインターロック要因

Figure2 に 2012 年夏メンテナンス以降の RUN#44

[#] hori.toshihiko@jaea.go.jp

(9/21~11/27) と RUN#45 (11/27~12/26) の号機別高圧停止回数と特定インターロック (ILK) 項目が総数に占める割合を示す。特定 ILK 項目とは、アノード過電流、パルス受信異常、全カソード OFF 過電流の 3 つのインターロックを指すが、

- RUN#44 の停止回数は#2 電源(S1~S4 クライストロン用)が全号機の 63%を占め、「S2/アノード過電流」ILK が 48%と最多であった。
- RUN#45 の停止回数は#1 電源(RFQ~D3 クライストロン用)が全号機の 73%を占め、「D2/パルス受信異常」ILK が 46%と最多であった。

上記に「全カソード OFF 過電流」を加えた 3 項目が総停止回数の 62%を占め、今回の改善すべき最優先 ILK 項目であった。1 回の電源停止で約 20 分間ビーム利用運転を休止させており、特に 12 月末と 1 月初旬のマシン立ち上げ直後の数日間は 1 シフト (8 時間) で停止頻度が平均 2 回の状況であった。




Figure 2: The number of faults of HVDC PS in RUN#44 and RUN#45.

4. インターロック原因調査とその結果

4.1 アノード短絡

高圧停止時の過渡的な波形変化を監視する専用のオシロスコープ (DPO2014 Tektro) をクライストロン毎に設置し、電源停止原因を調査した。Figure3 に、#3 高圧電源が「全カソード OFF 過電流」ILK で停止した時の代表的な各部波形を示す。図に見られるように、アノード変調が停止する 2 パルス前にスパイク状の波形がモニタされている。この時刻を拡大したものが Figure4 で、25pps 正規パルスの 0.9ms 前のタイミングに半値幅: 0.1ms のパルス波形がモニタされた。アノード電圧波形のパルス立上りを注視すると、-100kV のアノード電圧が約 2 μ s で短絡していた。このデータより、クライストロンのカソードからは変調器の分圧抵抗を介さず電子が 100kV で引き出されており、その結果 62A ピークのビーム電流 (25pps 正規パルスの約 1.5 倍) が立上りに流れていると解釈できる。その他

- 短絡時のカソード電圧に変化は見られない。
- アノード電圧は短絡後、約 0.4ms 後には短絡前の電圧に回復する。

こともわかり、大電力機器に致命的なダメージを与える現象ではないことは確認できた。




Figure 3: The waveform of anode voltage (yellow), Cathode Voltage(blue) and Klystron beam current (purple) in case of #3HVDC PS break down.




Figure 4: Anode discharge waveform (left) vs 25pps-regular-pulse (right).

次に、クライストロン個々のアノード短絡回数 (一日平均) を調査した結果が Figure5 である。図より D2 と D3 の RUN#45 の短絡回数は#44 と比較し 5 倍程多いこと、S2 の RUN#45 の短絡回数は#44 と比較して約 1/3 に低減していること、などが読み取れる。この傾向と Figure2 から、アノード短絡回数と高圧停止回数の増減には相関関係があると言える。アノード短絡データを集計したところ、短絡発生タイミングは正規パルス以外で生じる現象であった。Figure1 で示したように、機器のモニタ系はこの時間帯の計測値を読み込まないため、短絡現象は電源停止の直接的な原因ではなく、一次的要因である。




Figure 5: The numbers of anode discharge per day in RUN#44(red) and RUN #45(blue).

4.2 トリガー分配モジュールの誤動作

先の特典 ILK 項目が発報する内容としては

- アノード過電流
アノード電流が 100mA 以上流れた時。ただし、電流波形にパルス構造 (パルス立上り時刻から 300 μ s) を有する波形である。
- パルス受信異常

パルス繰り返しが 10pps 以下、もしくは半導体スイッチのスイッチング用 ON、OFF トリガーパルスのインターバルが 1 μ s 以下の時

- 全カソード OFF 過電流
電源の負荷（クライストロンカソード）電流が 1ms 以上流れている時

であり、タイミング信号の不具合が共通項目として考えられた。そこで、アノード短絡時のクライストロンビーム波形をオシロスコープのトリガーとして用い、Figure1 のタイミング、モニタ系機器の調査を詳細に行った。結果、Figure6 に示すようにトリガー分配用モジュール (Figure1 の A,B) がアノード短絡時の立上りと同期して正規のパルス信号を出力していることが判明した。これは制御系のタイミングトリガー信号無しにアノード短絡時の電磁・輻射ノイズにより、分配モジュールが誤動作（誤動作には A,B 一方のみを含む）していると考えられる。これに加え D3、S2、S5 の 3 セクションでは、アノードの短絡と同期し 1 台下流の S1、S3、S6 セクションの T.F.M も誤動作（同様に A,B 一方のみを含む）していることもわかった。誤動作回数/アノード短絡回数を誤動作率と定義し S5、S6 セクションで調査したところ、S5 では 51%、S6 では 81%とのデータを得（2013 年 3 月上旬の約 50 回短絡時を集計）、下流側の誤動作率の方が高い傾向であった。




Figure 6: On-trig. (blue) and OFF-trig.(purple) pulse waveform at anode discharge(yellow).

5. トリガー分配モジュールの誤動作対策と結果

トリガー分配モジュール基板の対ノイズ強化を 2012 年 12 月より本格的にスタートした。当初の主な改造点はワンショット IC にフィルタを追加する、配線に比較的太いケーブルを使いアースラインを強化する、などである。この試作モジュールの評価には、S5 の 19 インチラック背面エリアに今回特別に設置した新規 NIM ビンで行った。ここで一通りの効果を確認した後、試作モジュールを短絡回数の多い D3、S5 に取り付けノイズ評価を行った。結果、アノードの短絡が発生するセクションでの T.F.M の誤動作は無くなったが、1 台下流側の T.F.M には効果が見られなかった。そこで次のステップとして、入出力の信号をフォトカプラー (TLP513,Toshiba) で電氣的に絶縁する、IC の $\pm 12V$ 、 $\pm 5V$ 電源を NIM 電源ラインとは別の DC-DC コンバータ電源 (CC1R5 Series, TLD-Lambda) から供給する、など

の大きな改造を行った。改造済み T.F.M 内部の基板を含む外観を図 7 に示す。



Figure7: Photograph of improved trigger fanout module.

現時点(2013/5 月末)では、T.F.M 単体の誤動作は生じていない集計結果である。しかし頻度は少ないが、上流の制御系トリガー分配モジュールの誤動作がモニタされており、これの対策が今後の課題である。Figure8 に T.F.M とモニタ用 S/H モジュールなどが実装されたクライストロン制御盤の NIM モジュールユニットの外観を示す。ON トリガー生成用 T.F.M 及びアノード電流モニタ用 S/H モジュールの入力にはローパスフィルタ (L.P.F : 5、2.5MHz) を装着した。これは実機取り付け前のノイズ評価試験でノイズ防止には非常に有用であることが実証されたもので、今回の対策には必須の素子である。



Figure 8: Photograph of NIM module unit composed of two trig. fanout modules and four sample hold modules.

6. まとめと今後

高圧電源の停止原因を調査した結果、アノード短絡と同期してクライストロン制御盤/トリガー分配用 ON モジュールが誤動作していた。これにより、モニタ系は設定値以外のタイミングの計測値を読み込み、インターロックを発報していた。そこでこのモジュールのノイズ対策を行い、モジュール単体では良好な結果を得たが、今後も継続してノイズ対策を行う必要がある。もう一つの課題のクライストロンに関しては、2013 年 2 月に D2 クライストロンを交換した。この作業の結果、アノード短絡の原因がクライストロン電子銃部のアノード-ボディ間の放電であることが判明した。放電回数や放電時のノイズレベルを低減すること出来れば、NIM モジュールの誤動作は回避可能である。我々はそのための方策を確立することがより本質的な解決策であると考えており、今後も調査・試験を継続する予定である。