

972MHz LLRF システムの開発 DEVELOPMENT FOR 972MHZ LLRF SYSTEM

奥山恒幸 ^{#A)}, 相澤卓司 ^{A)}, 相澤修一 ^{A)}, 篠原己拔 ^{A)}
篠崎信一 ^{B)}
二ツ川健太 ^{C)}, 福井祐治 ^{C)}, 小林鉄也 ^{C)}
Tsuneyuki Okuyama ^{#A)}, Takuji Aizawa ^{A)}, Shuichi Aizawa ^{A)}, Kibatsu Shinohara ^{A)}
Shin-ichi Shinozaki ^{B)}
Kenta Futatsukawa ^{C)}, Yuji Fukui ^{C)}, Tetsuya Kobayashi ^{C)}
^{A)}日本高周波株式会社
^{A)}NIHON KOSHUHA Co., Ltd.
^{B)}日本原子力研究開発機構
^{B)}Japan Atomic Energy Agency (JAEA)
^{C)}高エネルギー加速器研究機構
^{C)}High Energy Accelerator Research Organization (KEK)

Abstract

The large electric power (972MHz, 3MW, Pulse width: 600-700 μ sec, duty: 50Hz) RF is outputted to the ACS cave used by The J-PARC linear accelerator by the klystron. The klystron driver amplifier of the developed LLRF system serves as the output 40W, and a pulse reply is 25nsec. The high frequency phase control can carry out variable in resolution of 0.1 degree or less, and the phase stability of less than ± 1 degree. As a protection feature of equipment, RF is intercepted by the electric power anomaly detection of a progressive wave and a reflected wave, electric discharge detection, and VSWR anomaly detection. About VSWR anomaly detection, FPGA is adopted as VSWR arithmetic processing and RF is intercepted in less than 1microsec. It receives unusually [the electric power of a progressive wave and a reflected wave], and can intercept RF in 300nsec with a high-speed comparator. To electric discharge, a high-speed arc sensor can be developed by high sensitivity, and RF can be intercepted in about 1microsec. As for the whole LLRF system, sequence control is performed by the PLC unit. This paper reports the design work, the manufacture and a power measurement.

1. はじめに

J-PARC リニアックの 400MeV エネルギー増強計画^[1]により 972MHz 高周波加速空洞が 25 式追加された。ACS 空洞^[2]には、972MHz, 最大 3MW (パルス幅 600-700 μ sec, 繰り返し 50Hz) の大電力 RF がクライストロンにより出力される。各加速空洞それぞれに対してクライストロン 1 本が設置される。このクライストロンをドライブするために LLRF (低電力高周波制御) システムが必要である。また、本 LLRF システムは、実運用され平成 26 年 1 月に粒子 400MeV 加速に成功している。

LLRF システムでは、972MHz の高周波を最大 40W (パルス幅 600-700 μ sec, 繰り返し 50Hz) のパルス運転を行い、放電からの空洞の保護や安全確保の為にインターロック停止機能が必要となる。また、デジタルフィードバックシステムが別途実装され、I/Q 制御を行っている。^[3]

本稿では、LLRF システムの設計、製作、電力試験の結果について報告する。

2. 構成

本機は、19 インチラック 2 連結筐体(Photo1)に RF 制御機器及び各種インターロック機器が実装されている。装置構成を Table1 に示す。また、システム系統図を Figure1 に示す。




Photo 1: External view.

okuyama@nikoha.co.jp




Figure 1: Block diagram.

Table 1: Composition

Pulse Mod & RF Switch	1set
20dB Amplifier	1set
Phase Shifter	1set
40W Amplifier	1set
RF Output Unit	1set
Arc Detector	1set(4CH)
VSWR Meter	1set(4CH)
Fast Interlock	1set
PLC Unit	1set
Temperature monitor	1set(8CH)
MCCB	1set

3. RF 信号制御

LLRF は、入力された 972MHz 帯の CW 信号をパルスモジュレータにてパルス変調し、20dB アンプにて 40W アンプの規定入力レベルへ増幅している。20dB アンプと 40W アンプの間には、ラインストレッチャー（トロンボーン型の電動移相器）が実装され、位相可変量 400 度、分解能 0.1 度にて出力位相を可変出来る。ラインストレッチャーの制御は PLC ユニットにて行き正面タッチパネルにて設定と位相変化量を確認出来る。40W アンプの出力側には、RF 出力ユニットが実装されており、40W アンプからの出力信号をクライストロン側と RF 出力ユニット内部に実装されているダミーロードへ切り替えることが出来る。ダミーロードは、最大 50W の CW 信号入力に耐えることが出来る。

4. インターロック制御

インターロック制御では、PLC による制御とファ

ストインターロックによる制御がある。

PLC による制御では、各機器の操作および状態の監視を行っている。各機器の状態に応じて RF 出力の ON/OFF の制御を許可している。

ファストインターロックによる制御では、VSWR メータからの異常信号、アークセンサーからの異常信号および MPS(Machine Protection System)による機器保護用インターロック信号を監視し、いずれかの異常を検出した際は、パルスモジュレータ & RF スイッチへのインターロック信号を出力し RF 出力を約 1 μ sec で遮断する。

5. 機器の個別性能

以下に主要構成品について解説する。

5.1 Pulse Mod & RF Switch

入力された 972MHz 帯の CW 信号をパルス変調（パルス幅は外部ゲート信号により決定）して出力する。また、インターロック入力を受けると RF 出力を停止させる。パルス変調の立ち上がり、立ち下がり、それぞれ 10nsec 以下となっている。

Figure2~3 に測定結果を示す。




Figure 2: The measured results of rising time in modulated RF pulse.




Figure 3: The measured results of falling time in modulated RF pulse.

5.2 VSWR Meter

3 組の方向性結合器から入力される入射波(Pf)と反射波(Pr)信号および、2 点の加速空洞ピックアップ信号(Tank1,Tank2)を検波して A/D 変換を行い入射電力、反射電力、VSWR 値そして空洞電界レベルの表示を行っている。立ち上がり/立ち下りの空洞反射は、ゲート信号によりマスクしゲート信号内のみを監視している。また、RF 検出には、ダイナミックレンジの広いログ検波器を採用し (VSWR メータとしてダイナミックレンジ 50dB 以上)、パワーメータとしても使用している。

VSWR 異常検出については、VSWR 演算処理に FPGA を採用し $1\mu\text{sec}$ 以下で RF を遮断することが出来る。入射波及び反射波の電力異常に対しては、高速コンパレータにより 300nsec 以下で RF を遮断することが出来る。Figure4 に試験系統図、Figure5 に総合試験における各異常検出から RF 遮断までの測定結果代表例を示す。その他の CH については、Table2 に示す。




Figure 4: Block diagram of Pf, Pr, VSWR alarm test.




Figure 5: The measured results of RF shut down time from detected abnormal signal at each monitor.

Table 2: The Measured Results of RF Shut Down Time from Detected Abnormal Signal at Each Monitor

CH1 Pf alarm	240nsec
CH1 Pr alarm	240nsec
CH1 VSWR alarm	720nsec
CH2 Pf alarm	236nsec
CH2 Pr alarm	248nsec
CH2 VSWR alarm	740nsec
CH3 Pf alarm	240nsec
CH3 Pr alarm	248nsec
CH3 VSWR alarm	756nsec

5.3 Arc Detector

4 系統の受光素子を内蔵しクライストロン、サーキュレータ、空洞 1 および 2 の放電検知を行っている。受光素子にはアバランシェフォトダイオードを異常検出には高速コンパレータを採用し、約 $1\mu\text{sec}$ で RF を遮断することが出来る。Figure6 に試験系統図、Figure7 に総合試験における放電検出から RF 遮断までの測定結果代表例を示す。その他の CH については、Table3 に示す。





Figure 6: Block diagram of arc alarm test.



※ The LED light input for a test : be equal to $10 \mu \text{ W/cm}^2$
(Luminescence time is $1 \mu \text{ sec}$)

Figure 7: The Measured results of RF shout down time from detected abnormal signal at Kly Arc Detector.

Table 3: The Measured Results of RF Shout Down Time from Detected Abnormal Signal at Each Arc Detector

Arc Detector	Shout Down Time
CH1 (Kly Arc alarm)	$1.00 \mu \text{ sec}$
CH2 (Cir Arc alarm)	$1.00 \mu \text{ sec}$
CH3 (Tank1 Arc alarm)	$0.99 \mu \text{ sec}$
CH4 (Tank2 Arc alarm)	$0.97 \mu \text{ sec}$

5.4 40W Amplifier

40W Amplifier は、クライストロンドライバアンプとして使用される。出力は、40W (CW, パルス共に), パルス応答性は、立ち上がり 25nsec, 立ち下がり 20nsec となっている。位相安定度は、2度 (出力 0.1-10W において) パルス内平坦度は、位相サグが 2度, 振幅サグは 2%となっている。Figure6~7に測定結果を示す。

LLRF システムとしては、cPCI によるデジタルフィードバックシステムが実装され、振幅安定性 $\pm 0.3\%$ 、位相安定性 $\pm 0.2^\circ$ を実現している。[3][4]




Figure 8: The measured results of 40W amplifier.

6. まとめ

設計値通りの性能を得ることが出来た。東日本大震災の影響により、稼働が遅れていたが 2013 年 12 月時点にて各ステーションの LLRF システムが正常に動作していることが確認されている。2014 年 1 月には 400MeV 加速に成功し、現在、ビーム利用運転を行っている。[1]

今後、VSWR メータの電力表示等の変更を行う予定である。

7. 謝辞

本 LLRF システムの設計・製造に際し、御協力戴いた関係者各位に感謝いたします。

参考文献

- [1] H. Oguri, et al., "Present Status of J-PARC Linac", to be presented in this annual meeting (2014).
- [2] H. Ao, et al., "ACS cavity for J-PARC Linac", Proc. of the 8th Annual Meeting of Particle Accelerator Society of Japan, pp. 1310-1312 (2011).
- [3] 道園 真一郎, 「リニアック高周波フィードバック制御」, 第3回加速器技術報告会 (2002).
- [4] K.Futatsukawa, et al. "Performance of RF Amplitude and Phase at Linac", Proc. of The 2nd International Symposium on Science at J-PARC (J-PARC 2014), to be published. (2014).