

KEK-PF のローレベル RF 系更新の準備状況とプロトタイプ試験 THE UPGRADE STATUS OF THE KEK-PF LOW-LEVEL-RF SYSTEM AND PERFORMANCE TEST OF THEIR PROTOTYPE

内藤大地 ^{*,A)}, 山本尚人 ^{A)}, 高橋毅 ^{A)}, 坂中 章悟 ^{A)}, 岩城孝志 ^{B)}, 寺田晃 ^{B)}, 張替豊旗 ^{B)}, 漁師雅次 ^{B)},
 Daichi Naito ^{*,A)}, Naoto Yamamoto ^{A)}, Takeshi Takahashi ^{A)}, Takashi Iwaki ^{B)}, Akira Terada ^{B)},
 Toyoki Harigae ^{B)}, Masatugu Ryoshi ^{B)}, Shogo Sakanaka ^{A)}

^{A)} KEK

^{B)} Mitsubishi Electric TOKKI Systems

Abstract

The KEK PF-2.5-GeV ring plans to replace the low-level RF (LLRF) system in 2023. The new system comprises digital boards such as μ TCA.4 standard eRTM, AMC, and μ RTM. We are developing the μ RTM by modifying the μ RTM developed by the J-PARC. The main modification parts are the circuit of the DIO, analog input, and IQ modulator. To shorten the developing period of the LLRF, we will use the eRTM and AMC developed by other facilities. The control scheme of the low-level RF system is designed with referencing the SPring-8 and SuperKEKB systems. In this paper, we introduced the configuration and the control scheme of the new system. We also reported the evaluation of the prototype boards and the status of the system replacement.

1. はじめに

KEK Photon Factory (PF) の 2.5 GeV リングでは 2022 年度に RF 関係のインターロックシステムを、2023 年度に low-level RF (LLRF) システムの更新を行う。現在はアナログ回路群で構成されている上記のシステム [1] を、最新のデジタル回路に置き換えることで今後 10 年以上の安定した運用と RF 出力位相及び振幅の安定化向上を目指している。2021 年度には LLRF システム用のデジタルボードとその制御ファームウェアを試作しており、本発表では LLRF システムの設計状況と試作ボードの性能評価について報告する。

2. 新規 LLRF システムの構成

新規 LLRF システムの構成を Fig. 1 に示す。新規 LLRF システムは 1 台の MTCA.4 規格のシェルフに 1 枚の Micro-TCA Carrier Hub (MCH)、6 対の Advanced Mezzanine Card (AMC) と Micro Rear Transition Module (μ RTM)、1 台の Extended Rear Transition Module (eRTM) が収められている。これらのボードのうち、 μ RTM ボードは J-PARC で開発されたボード [2] をベースに、アナログの読み出し回路とデジタル I/O の入出力部を変更する。他のボードに関しては既製品や他機関で開発されたボードを流用する [3]。各 AMC ボードはバックプレーンと MCH を介して上位制御 PC と EPICS を用いた通信を行う。また上位 PC と MCH の間には NFS サーバーが存在し、AMC が起動した際には EPICS レコードデータベースのマウント先として機能する。

次に Table 1 でパラメータを示したクライストロンや空洞と、各 AMC ボード/ μ RTM ボード対との取り合いを説明する。Figure 2 に RF 制御用ボードの取り




Figure 1: Schematic view of the new LLRF system.

合い、Fig. 3 に高速インターロック用ボードの取り合いを示す。1 組の RF 制御用ボードでクライストロンと空洞の各 1 台を制御し、1 組の高速インターロック用ボードでクライストロンと空洞の各 2 台からの反射信号を監視する。また KEK-PF には 4 組のクライストロンと空洞があり、RF 制御用ボードは合計 4 組、高速インターロックボードは合計 2 組存在する。




Figure 2: Schematic view of the RF control part.

* daichi.naito@kek.jp




Figure 3: Schematic view of the fast interlock part.

Table 1: The Principal Parameters of the RF System for the Photon Factory Storage Ring

Number of cavities	4
Radio frequency	500.1 MHz
Harmonic number	312
Cavity voltage per cavity	0.425 MV
Beam current	450 mA
Klystron power per cavity	72 kW

最後に各ボードに備わった機能について説明する。RF 制御用ボードでは空洞の入力とピックアップ信号を IQ 変換して RF 制御に用いる [3]。また制御のアルゴリズムについては SPring-8 と SuperKEKB の制御アルゴリズム [4, 5] を参考にした。IQ 変換にはアンダーサンプリング法を採用し、サンプリング周波数を 307.75 MHz に設定して ADC でデータ取得する [6]。IQ 変換では MCH から TCLK ラインを通して分配される周回周波数クロックを使って DDC 同期を行い、AMC の電源入り切りで IQ 変換後の位相が変化しないようにロックする。IQ 値はその後振幅と位相に変換され、Fig. 4 に示すようなダブルループによって RF の振幅位相の安定化を行う。これは IQ 値のままでは RF 制御がうまくいかないことを懸念したためである。Figure 5 に蓄積電流が 450 mA の時の PF 2.5 GeV リングのフェーザー図を示す。PF 2.5 GeV リングではビームローディングにより RF 制御を行う cavity input と cavity pickup の位相に対して LLRF によって駆動されるクライストロン電源の位相が大きく回転する。このため IQ 値のままでは制御しきれない可能性があるため、振幅/位相に直したものを安定化させることにした。

高速インターロックボードではクライストロンと空洞の反射信号を監視している [3]。また温度や真空、流量を監視している低速インターロックシステムから TTL 信号を DIO で受信する。反射信号の異常を検出したり低速インターロックから異常信号が送られた場合、M-LVDS ラインを使って異常信号に対応する RF 制御ボードへ RF switch 停止命令を送る。




Figure 4: Block diagram of the RF control part.




Figure 5: Phase diagram with the beam current of 450 mA.

3. 試作 μ RTM ボードの性能評価

前節で説明したシステムを実現するため、2021 年度には μ RTM ボードを試作し、RF 制御ボード用ファームウェア、高速インターロックボード用ファームウェアを制作した。現在は入力 RF 信号に対する応答評価やフィードバック制御の応答評価等を通して、ハードウェアやソフトウェアのデバッグと改修を進めている。本節では試作ボードの構成を説明したのち、インターロックの応答評価と RF 入力信号間のクロストーク量について報告する。

3.1 試作 μ RTM ボードの構成

Figure 6 に試作ボードの写真を示す。また Fig. 7 に試作ボードの回路構成を示す。 μ RTM ボードには 6 チャンネルの AC アナログ入力、2 チャンネルの DC アナログ入力、1 チャンネルの RF 出力、4 チャンネルの DIO 出力、6 チャンネルの DIO 入力がある。開発元の μ RTM からの主な変更点は

- アナログ入力回路から減衰器や AMP 等の素子を削除
- アナログ入力回路の一部を DC 信号読み出し用に変更
- DIO に双方向バッファ (Fig. 7 の level converter) を導入
- IQ モジュレーターを変更

である。

アナログ信号の入力にはニコマチック社の 11 連 SMA コネクタ [7] を用いる。入力コネクタの内、上側 3 チャンネルと下側 3 チャンネルの合計 6 チャン

ネルを AC 信号読み出しに使う。また中間の 2 チャンネルは DC 信号の読み出しに使う。AC 信号系はローパスフィルタと 50 Ω から差動 100 Ω に変換するバランが実装されており、10 MHz から 575 MHz までの信号を入力可能になっている。DC 信号系は 50 Ω から差動 100 Ω に変換するオペアンプが実装されている。AC 信号、DC 信号ともに Zone3 コネクタを介して AMC に送られ、16 bit ADC で読み出す。現在は回路構成や信号伝送経路の設計変更を検討しており、最終的な回路構成は変わる可能性がある。

RF 出力部は SMA コネクタとなっており、AMC 上の 16 bit DAC から差動で送られてくる I/Q 信号と eRTM から送られてくる基準 RF 信号を IQ 変調器で合成して出力する。IQ 変調器の下流には RF スイッチがあり、高速インターロックボードで異常を検出した際には即座に出力を停止させる。また RF 出力の最大値は -5 dBm である。出力に関しては IQ 変調器と RF スイッチの間に amp を追加し、RF 出力の最大値が 10 dBm 程度になるよう改修する予定である。

DIO の入出力についてはニコマチック社の 10 連 CMA コネクタを用いる [7]。10 チャンネルのうち 4 チャンネルが出力に用いられ、バッファとレベル変換バッファが実装されている。残り 6 チャンネルは入力に用いられ、レベル変換バッファのみが実装されている。出力ポートはチューナーコントローラーの制御用信号の出力、入力ポートは波形モニター用トリガー、ADC の DDC 同期用トリガー (予備)、RF 出力用フィードフォワードテーブルの更新トリガー、RF 出力オフトリガーに用いることができる。また入出力信号は LVTTTL 規格に対応している。入力信号の規格に関しては TTL も受信できるようにレベル変換バッファを変更する予定である。出力信号に関してはリングングが問題となっており、バッファの下流にダンピング抵抗を追加する予定である。



Figure 6: Photo of the prototype μRTM board.

3.2 高速インターロック動作試験

クライストロンや空洞で異常反射を検出した際に RF 出力がどれくらいの時間でオフになるかを測定した。Figure 8 に測定セットアップを示す。信号源からの擬似反射信号を divider で分けて片方をオシロス




Figure 7: Schematic of the prototype μRTM board.

コープに、もう一方を高速インターロックボードに入力した。入力信号は IQ 変換されたのち振幅判定を行い、閾値を超えた場合は M-LVDS ラインを通して RF 制御ボードへ RF 停止信号を送るように設定した。RF 制御ボードでは振幅一定の RF 信号を出力し、オシロスコープに繋いだ。外付けの RF スイッチがオフの状態からオンの状態に切り替えることで異常反射が起きた時刻から RF 出力がオフになるまでの時間をオシロスコープで観測した。この時試作 μRTM は 1 枚しかなかったので高速インターロックボードには SPring-8 の次期 LLRF 用に開発された μRTM ボード [4] と PF LLRF 用 AMC を組み合わせ使用し、RF 制御ボードには試作 μRTM と PF LLRF 用 AMC の組み合わせを用いた。また擬似信号の周波数は SPring-8 用の μRTM にあわせて 508.58 MHz とした。Figure 9 に測定結果を示す。擬似インターロック信号が入力されてから RF 出力がオフになる時間は 1.44 μs となった。この動作時間は現在のアナログ LLRF システムと同程度であり、十分実用できる速度である。




Figure 8: Sertup of the fast interlock test.

さらに RF オフのレイテンシーの起源を探るため、RF 制御ボードの DIO に直接 RF オフ信号を入れて RF 出力がオフになる時間を測定した。測定では RF 制御ボードからの RF 出力をオシロスコープに繋い




Figure 9: Time difference between fake reflection and RF out.

だ。また NIM 規格のスイッチユニットからの出力の 1 つをオシロスコープに、もう 1 つの出力を RF 制御ボードの DIO 入力に繋いだ。そしてスイッチユニットの出力オンボタンを押してから RF がオフになるまでの時間を計測した。Figure 10 に測定結果を示す。黄線が μ RTM からの RF 出力、紫線がスイッチユニットから出力したオフ信号である。オフ信号の立ち上がり始めから RF がオフになる時間は 350 ns で、 μ RTM 上にある RF スイッチ自体は非常に速く動作する事が分かった。この事から擬似インターロック信号を用いたテストでのレイテンシーの主要因は ADC と FPGA 間の通信で用いている elastic buffer だと推測されている。




Figure 10: Time difference between off signal and RF out.

3.3 クロストーク測定

RF 制御に用いるアナログ信号同士にクロストークがないかを調べた。調査では試作 μ RTM と PF LLRF 用 AMC の組み合わせで 1 チャンネルだけに 508.58 MHz、8 dBm の信号を入力し、その他のチャンネルでの ADC の読み値を測定した。また比較のために前節で使用した SPring-8 用の μ RTM と AMC との組み合わせでも測定を行った。各チャンネルの ADC の読み値は IQ 変換後に EPICS レコードとして記録されており、事前に測定した ADC の読み値と入力パワーの相関からこのレコード値をパワーに変換した。そして 8 dBm のパワーと変換したパワーの差をクロストーク量とした。試作 μ RTM ボードを使ったクロストーク測定の結果を Fig. 11 に、SPring-8 用

の μ RTM ボードを使った結果を Fig. 12 に示す。横軸が 8 dBm を入力したチャンネル、縦軸がそれぞれの ADC チャンネル、数字がクロストーク量 (dB) を示す。各 μ RTM ボードは入力コネクタや内部回路が違うにも関わらず概ね同じ結果を示しており、共通部分である μ RTM と AMC を繋ぐ Zone3 コネクタでのクロストークが疑われる。試作ボードでは概ね -50 dB の十分なクロストーク量を示している。一部に若干クロストークが大きいチャンネルがあるが、RF 制御ボードでは 2 チャンネルしか制御に用いないので運用上は問題ない。




Figure 11: Crosstalk of the prototype board.




Figure 12: Crosstalk of the SPring8 board.

4. まとめと今後

PF 2.5 GeV リングでは 2023 年度に LLRF システムの更新を行う。2021 年度には LLRF システム用のデジタルボードとその制御ファームウェアを試作し、現在は入力 RF 信号に対する応答評価やフィードバック制御の応答評価等を通して、ハードウェアやソフトウェアのデバッグと改修を進めている。インターロック動作試験では 1.44 μ s と、十分な速さで RF オフが出来ることを確認できた。クロストーク量の評価では概ねのチャンネル間で -50 dB 以下とクロストーク量が十分低いことを確認できた。今後も引き続き性能評価とデバッグを進めていき、2022 年度後半には実際にクライストロンに繋いで大電力試験

を行う。その他の構成要素についても大電力試験に間に合うように発注作業を進めている。

謝辞

PF LLRF プロトタイプ試験においてご協力、アドバイスをいただいた KEK 加速器研究施設の小林鉄也氏、杉山泰之氏、二ツ川健太氏、松本利広氏、三浦孝子氏、原子力研究開発機構の田村文彦氏、SPring-8 の大島隆氏に謝意を述べる。

参考文献

- [1] M. Izawa, S. Sakanaka, T. Takahashi, K. Umemori, “Present status of the photon factory RF system”, Proceedings of the Asian Particle Accelerator Conference (APAC) 2004, Gyeongju, Korea, Mar. 2004, pp. 389-391;
- [2] F. Tamura, Y. Sugiyama, M. Yoshii and M. Ryoshi, “Development of Next-Generation LLRF Control System for J- PARC Rapid Cycling Synchrotron”, Proceedings of the IEEE Transactions on Nuclear Science, vol. 66, no. 7, pp. 1242-1248, 2019;
<https://ieeexplore.ieee.org/document/8642336>
- [3] D. Naito *et al.*, “Study of LLRF upgrade at KEK-PF”, in the Proceedings of the 18th Annual Meeting of Particle Accelerator Society of Japan, Online, Aug. 2021, THP048;
https://www.pasj.jp/web_publish/pasj2021/proceedings/PDF/THP0/THP048.pdf
- [4] T. Ohshima *et al.*, “Upgrade of LLRF system at SPring-8 storage ring using MTCA.4 standard modules”, in the Proceedings of the 15th Annual Meeting of Particle Accelerator Society of Japan, Nagaoka, Japan, Aug. 2018, pp. 55-59;
https://www.pasj.jp/web_publish/pasj2018/proceedings/PDF/WEOL/WEOL10.pdf
- [5] T. Kobayashi *et al.*, “Development and Production Status of new LLRF Control System for SuperKEKB”, in the Proceedings of the 11th Annual Meeting of Particle Accelerator Society of Japan, Aomori, Japan, Aug. 2014, pp. 1320-1324;
https://www.pasj.jp/web_publish/pasj2018/proceedings/PDF/WEOL/WEOL10.pdf
- [6] D. Naito *et al.*, “Investigation of bunch-phase detection method compensating TBL voltages in next generation light sources”, in the Proceedings of the 18th Annual Meeting of Particle Accelerator Society of Japan, Online, Aug. 2021, THOA01;
https://www.pasj.jp/web_publish/pasj2021/proceedings/PDF/THOA/THOA01.pdf
- [7] <https://www.nicomatic.com/family/3>